

This Page Is Inserted by IFW Operations  
and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

**IMAGES ARE BEST AVAILABLE COPY.**

**As rescanning documents *will not* correct images,  
please do not report the images to the  
Image Problem Mailbox.**

# PATENT ABSTRACTS OF JAPAN

(11)Publication number : 11-084387

(43)Date of publication of application : 26.03.1999

(51)Int.Cl. G02F 1/1337  
G02F 1/1345

(21)Application number : 10-175019

(71)Applicant : DENSO CORP

(22)Date of filing : 22.06.1998

(72)Inventor : ISHIKAWA KOJI  
SANO TETSUYA  
OHASHI NOBUHIKO  
KOHAMA TAKESHI

(30)Priority



Priority number : 09183853 Priority date : 09.07.1997 Priority country : JP

## (54) ORIENTATION TREATMENT

(57)Abstract:

**PROBLEM TO BE SOLVED:** To provide an orientation treatment method capable of imparting uniform orientability over the entire surface of oriented layers.

**SOLUTION:** Plural lines of dummy terminals 21 consisting of transparent electrodes 102 are arranged between respective external connecting terminal groups 102b and on the outer side of the external connecting terminal groups 102b at both ends of an effective display region 104. The film thicknesses of the respective dummy terminals 21 are the same as the film thicknesses of the respective external connecting terminal groups 102a and the terminal widths and inter-terminal spacings of the respective dummy terminals 21 are set the same as those of the respective external connecting terminal groups 102a according to the pattern shapes of the respective external connecting terminal groups 102a. The alignment marks 107a and test patterns 105a, 106a formed on a transparent insulating substrate 101 are arranged in such positions where the part of rubbing cloth RBb passing on the effective display region 104 do not pass over the alignment marks 107a and respective test patterns 105a, 106a at the time of subjecting a rubbing roller RB to an orientation treatment.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision  
of rejection]

[Date of requesting appeal against examiner's  
decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2000 Japan Patent Office

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-84387

(43) 公開日 平成11年(1999) 3月26日

(51) Int.Cl. <sup>8</sup>	識別記号	F I
G 0 2 F 1/1337	5 0 0	G 0 2 F 1/1337
1/1345		5 0 0
		1/1345

審査請求 未請求 請求項の数6 O L (全 14 頁)

(21) 出願番号 特願平10-175019

(22) 出願日 平成10年(1998) 6月22日

(31) 優先権主張番号 特願平9-183853

(32) 優先日 平9(1997) 7月9日

(33) 優先権主張国 日本 (J P)

(71) 出願人 000004260

株式会社デンソー

愛知県刈谷市昭和町1丁目1番地

(72) 発明者 石川 幸司

愛知県刈谷市昭和町1丁目1番地 株式会  
社デンソー内

(72) 発明者 佐野 哲也

愛知県刈谷市昭和町1丁目1番地 株式会  
社デンソー内

(72) 発明者 大橋 信彦

愛知県刈谷市昭和町1丁目1番地 株式会  
社デンソー内

(74) 代理人 弁理士 足立 勉


最終頁に続く

(54) 【発明の名称】 配向処理方法

(57) 【要約】

【課題】 配向膜の全面にわたって均一な配向性をもたせることが可能な配向処理方法を提供する。

【解決手段】 各外部接続端子群102b間と、有効表示領域104の両端部の外部端子群102bの外側とには、透明電極102から成る複数条のダミー端子21が配置されている。各ダミー端子21の膜厚は各外部接続端子102aの膜厚と同じであり、各ダミー端子21の端子幅および端子間隔は、各外部接続端子102aのパターン形状に応じて、各外部接続端子102aのそれと同一に設定されている。また、透明絶縁基板101上に形成されたアライメントマーク107aおよび各テストパターン105a、106aは、ラビングローラRBにて配向処理を施す際に、有効表示領域104上を通るラビング布RBbの部分が、アライメントマーク107aおよび各テストパターン105a、106aの上を通らないような位置に配置されている。



## 【特許請求の範囲】

【請求項 1】 透明絶縁基板上に複数条形成された透明電極と、

当該各透明電極の端部から成る各外部接続端子と、  
前記透明絶縁基板上における前記各外部接続端子を除いた各透明電極の形成されている領域から成る有効表示領域と、

当該有効表示領域上に形成された配向膜とを備えた液晶表示素子の透明絶縁基板上に液晶分子配向用の配向処理を施す際に、前記配向膜の膜面をラビングローラにてラ

ビングする配向処理方法であって、  
前記外部接続端子のうち隣り合う所定数の外部接続端子が集合されて成る外部接続端子群を複数備え、  
複数の該外部接続端子群は前記有効表示領域の縁部に沿って、互いに間隔をおいて並列的に配置され、  
少なくとも、前記透明電極上に形成された前記配向膜に対するラビングの開始位置において、前記透明基板の表面の高さを、前記透明電極の高さに近付けるために、該透明基板の表面に配置された高低差補償部を備え、  
この状態で前記配向膜の膜面を前記ラビングローラにて

ラビングすることを特徴とする配向処理方法。  
【請求項 2】 請求項 1 に記載の配向処理方法において、  
前記並列的に配置された各外部接続端子群を分割する線にて、少なくとも前記有効表示領域側の各透明電極と各外部接続端子とを所定の長さ分だけ、有効表示領域の外側へ折り返した状態に形成された折り返し端子部分を備え、当該折り返し端子部分の縁部を構成する各透明電極の膜厚、端子幅、端子間隔はそれぞれ、有効表示領域の各透明電極の膜厚、端子幅、端子間隔と同一であり、  
この状態で前記配向膜の膜面を前記ラビングローラにて

ラビングすることを特徴とする配向処理方法。  
【請求項 3】 請求項 2 に記載の配向処理方法において、  
前記高低差補償部が、  
前記折り返し端子部分の縁部として構成されたことを特徴とする配向処理方法。

【請求項 4】 請求項 1 または 2 に記載の配向処理方法において、  
前記高低差補償部が、  
前記外部接続端子群の間隔部分に形成され、前記外部接続端子の材質、膜厚、端子幅、端子間隔と同一な材質、膜厚、端子幅、端子間隔を有するダミー端子として構成されていることを特徴とする配向処理方法。

【請求項 5】 請求項 1 ～ 4 のいずれか 1 項に記載の配向処理方法において、  
前記透明電極と前記配向膜との間に形成された絶縁膜を備え、  
前記透明絶縁基板と相対向する透明絶縁基板とを重ね合わせる際の位置合わせに用いるアライメントマークと、

前記絶縁膜と同一材質で同一工程にて形成された絶縁膜の品質管理用の第 1 のテストパターンと、

前記配向膜と同一材質で同一工程にて形成された配向膜の品質管理用の第 2 のテストパターンとが前記透明絶縁基板における前記有効表示領域以外の部分に配置され、  
前記アライメントマークと第 1 および第 2 のテストパターンとは、前記ラビングローラにて配向膜の膜面をラビングする際に、有効表示領域上を通るラビングローラの部分が、アライメントマークと第 1 および第 2 のテストパターンとの上を通らないような位置に配置されていることを特徴とする配向処理方法。

【請求項 6】 請求項 1 ～ 5 のいずれか 1 項に記載の配向処理方法において、  
外部接続端子の品質管理用のテストパターンであって、  
前記外部接続端子と材質、膜厚、端子幅、端子間隔が同一の各端子を備える第 3 のテストパターンが、前記透明絶縁基板における前記有効表示領域以外の部分に配置され、  
該第 3 のテストパターンは、その方向が前記有効表示領域の縁部と平行に配置され、その長さが対応する有効表示領域の幅以上にされ、その各端子は、各外部接続端子の延長上に合致する位置に配置され、各前記高低差補償部の延長上に合致しつつ、各端子と前記透明絶縁基板との高低差を補償するテストパターン補償部を備えていることを特徴とする配向処理方法。

## 【発明の詳細な説明】

## 【0001】

【発明の属する技術分野】本発明は配向処理方法に係り、詳しくは、液晶表示素子の透明絶縁基板上に液晶分子配向用の配向処理を施す配向処理方法に関するものである。

## 【0002】

【従来の技術】液晶表示素子の基板上に液晶分子配向用の配向処理を施すには、一般に、基板上に形成された配向膜の表面をラビングローラにより一方向にラビングする方法が用いられる。

【0003】図 1 2 (a) は、従来の配向処理方法を説明するための平面図である。図 1 2 (b) は、図 1 2 (a) における透明絶縁基板上の部分 A の拡大図である。単純マトリックス方式の液晶表示素子は、相対向する 2 枚の透明絶縁基板間に液晶層が封入されて構成されている。各透明絶縁基板の内表面には複数条の透明電極がストライプ状に形成され、各基板を相対向させた状態において、各基板に形成された透明電極はそれぞれ直交するように配置されている。

【0004】図 1 2 (a) は液晶表示素子の一方の透明絶縁基板 1 0 1 を示し、基板 1 0 1 の表面には同一線幅の複数条の透明電極 1 0 2 がストライプ状に形成され、各透明電極 1 0 2 の両端部分から外部接続端子 1 0 2 a が構成されている。透明電極 1 0 2 は走査電極またはデ

ータ信号電極であり、各外部接続端子102aはそれぞれ液晶表示素子の駆動用IC103のピン（図示略）に接続される。そして、駆動用IC103から各外部接続端子102aを介して、各透明電極102へ走査信号またはデータ信号が印加される。尚、基板101において、各外部接続端子102aを除いた各透明電極102の形成されている領域が液晶表示素子の有効表示領域104となる。

【0005】ここで、透明電極102の本数が多く有効表示領域104の面積がある程度以上大きな基板101においては、駆動用IC103のパッケージ寸法の制約により、1枚の基板101に対して複数個の駆動用IC103が設けられている。そして、各駆動用IC103のピン数と同じ数の隣り合う各外部接続端子102aが集合されて、1つの外部接続端子群102bが構成されている。つまり、各外部接続端子群102bは有効表示領域104の縁部二辺に沿って並列的に配置され、各外部接続端子群102bにはそれぞれ1個ずつの駆動用IC103が取り付けられている。

【0006】通常、駆動用IC103のピン幅に比べて、有効表示領域104における各透明電極102の電極幅は広くなっている。また、駆動用IC103のピン間隔に比べて、有効表示領域104における各透明電極102の電極間隔は同じか又は広くなっている。一方、各外部接続端子102aは駆動用IC103の各ピンに対して確実に接続される必要があるため、各外部接続端子102aの端子幅および端子間隔はそれぞれ、駆動用ICのピン幅およびピン間隔と同一に設定されている。

【0007】従って、図12(b)に示すように、有効表示領域104における各透明電極102の電極幅T1は、各外部接続端子102aの端子幅t1よりも広くなっている( $T1 > t1$ )。その結果、有効表示領域104における各透明電極102と各外部接続端子102aとの前記した幅および間隔の違いに起因して、各外部接続端子群102b間と、並列的に配置された各外部接続端子群102bの両外側とは、外部接続端子102a（透明電極102）が形成されていないスペース部分（間隔部分）Sが存在することになる。

【0008】基板101における有効表示領域104上には、各透明電極102を覆うように絶縁膜105が形成され、その絶縁膜105上には配向膜106が形成されている。基板101の端部における有効表示領域104以外の部分には、アライメントマーク107aおよび各テストパターン105a、106a、102cが配置されている。

【0009】アライメントマーク107aは、透明電極102と同一材質で同一工程にて形成され、基板101と相対向する他方の透明絶縁基板（図示略）とを重ね合わせる際の位置合わせに用いられる。絶縁膜105の品質管理用のテストパターン105aは、絶縁膜105と

同一材質で同一工程にて形成され、絶縁膜105が所望の特性を有しているかどうかを光学特性の測定などによって検証する際に用いられる。

【0010】配向膜106の品質管理用のテストパターン106aは、配向膜106と同一材質で同一工程にて形成され、配向膜106が所望の特性を有しているかどうかを光学特性の測定などによって検証する際に用いられる。外部接続端子102aの品質管理用のテストパターン102cは、ストライプ状の各透明電極102から構成され、各外部接続端子102aと同一の端子幅および端子間隔で同一工程にて形成されている。このテストパターン102cは、基板101の切断後に、テストパターン102cに駆動用IC103を接続し、駆動用IC103の各ピンとテストパターン102cとの接続状態を調べることににより、外部接続端子102aと駆動用IC103の各ピンとが確実に接続されているかどうかを類推検証する際に用いられる。

【0011】このように構成された液晶表示素子の基板101に液晶分子配向用の配向処理を施すには、図12(a)に示すように、配向膜106の膜面をラビングローラRBにより一方向にラビングする。ラビングローラRBは、起毛布から成るラビング布RBbが軸Rbaに巻き付けられて構成されている。そして、ラビング布RBbを基板101に対して所定の接触圧で接触させた状態で、ラビングローラRBをその移動方向Xとは逆方向Yに回転させながら、基板101の一端側から他端側へ移動させる。ここで、ラビングローラRBの軸Rbaは、ストライプ状に形成された各透明電極102と直交するように配置された状態で移動される。そのため、配向膜106のラビング方向は、ラビングローラRBの軸Rbaに対して直交すると共に、ストライプ状に形成された各透明電極102と平行になる。

【0012】

【発明が解決しようとする課題】ラビングローラRBが基板101の一端側から他端側へ移動するとき、ラビング布RBbには、各外部接続端子群102b、各スペース部分S、各アライメントマーク107aおよび各テストパターン105a、106a、102cのそれぞれの上を通る部分が生じ、それら各部分におけるラビング布RBbの表面状態（起毛布の毛先の密度、方向性、磨耗状態など）は不均一になる。

【0013】表面状態が不均一なラビング布RBbでラビングされた配向膜106の配向性は異なったものになる。そのため、有効表示領域104には、各外部接続端子群102bの上を通ったラビング布RBbでラビングされる領域 $\alpha$ と、各スペース部分Sの上を通ったラビング布RBbでラビングされる領域 $\beta$ と、各アライメントマーク107aおよび各テストパターン105a、106a、102cの上を通ったラビング布RBbでラビングされる領域 $\gamma$ とが生じ、各領域 $\alpha \sim \gamma$ における配向膜

10

20

30

40

50

106の配向性は異なったものになる。

【0014】また、ラビングローラRBが基板101の一端側から他端側へ移動するとき、ラビング布RBbと基板101との間には静電気が発生する。その静電気による帯電状態は、各外部接続端子群102bと各スペース部分Sとは異なったものになり、その帯電状態の不均一による電荷の偏りが配向膜106の分子配列および配向規制力に影響を与えるため、配向膜106の配向性は不均一になる。

【0015】このような配向膜106の配向性の不均一さは、配向処理回数が多くなるのに伴って大きくなる。従って、従来の配向処理方法で配向処理を施した基板101を用いる液晶表示素子は、有効表示領域104における光学特性が不均一になり、各領域 $\alpha \sim \gamma$ 毎のストライプ状の表示むらが発生する。

【0016】ところで、特開平5-265000号公報には、透明電極が形成された領域（有効表示領域）の周囲に疑似電極を形成すると共に、アライメントマークを配向膜と同じ材質の被膜で覆い、この状態で配向膜に配向処理を施す技術が開示されている。

【0017】しかし、同公報には、外部接続端子群102b、スペース部分S、各テストパターン105a、106a、102cについては何らの記載もされておらず、前記したようにこれら部材（102b、S、105a、106a、102c）に起因して生じる配向膜106の配向性の不均一についても何らの記載もされていない。

【0018】また、配向膜106の膜厚はアライメントマーク107aの膜厚に比べて薄いため、アライメントマーク107aを配向膜106と同じ材質の被膜で覆っても、アライメントマーク107aに起因する基板101上の凹凸はほとんど変化しない。そのため、前記したように、有効表示領域104において、各アライメントマーク107aの上を通ったラビング布RBbでラビングされる領域 $\gamma$ と、その他の領域 $\alpha$ 、 $\beta$ とにおける配向膜106の配向性は異なったものになってしまう。

【0019】一方、特公平7-107589号公報には、直線状のムラを解消するために、ラビング布とラビングされる基板との相対位置をずらしながらラビングする技術が開示されている。ところが、この技術によれば、ラビング装置の制御及び処理時間が長くなるという問題点がある。つまり、この技術を実施するには、目視確認できない程度の狭ピッチで相対位置を高精度でずらす必要があり、しかもずらす回数が増大する分、非常に長い時間を要する。

【0020】また、ラビングによる配向効果は、最終のラビング処理の寄与が大きく、その前に相対位置をずらして何度もラビングしても、結局、最終のラビングで配向の状態が決まってしまう、前述した高精度の制御及び時間が無駄になる虞がある。本発明はこうした問題に鑑

みてなされたもので、その目的は、配向膜の全面にわたって均一な配向性をもたせることが可能な配向処理方法を提供することにある。

#### 【0021】

【課題を解決するための手段】かかる目的を達成するためになされた請求項1に記載の配向処理方法は、透明電極と外部接続端子と有効表示領域と配向膜とを備えた液晶表示素子の透明絶縁基板上に液晶分子配向用の配向処理を施す際に、前記配向膜の膜面をラビングローラにてラビングする配向処理方法である。透明電極は透明絶縁基板上に複数条形成されている。各外部接続端子は当該各透明電極の端部から成る。有効表示領域は、前記透明絶縁基板上における前記各外部接続端子を除いた各透明電極の形成されている領域から成る。配向膜は当該有効表示領域上に形成されている。そして、前記外部接続端子のうち隣り合う所定数の外部接続端子が集合されて各外部接続端子群が構成されている。当該各外部接続端子群は前記有効表示領域の縁部に沿って、それぞれ間隔をおいて並列的に配置されている。この間隔部分と、外部接続端子群とは、少なくとも外部接続端子の高さ分だけ、透明絶縁基板からの高さが異なるが、この高さの違いを小さくするために、高低差補償部が配置されている。高低差補償部は、少なくとも、透明電極上に形成された配向膜に対するラビングの開始位置において、前述の高さの違いを小さくできるように設けられている。そして、各外部接続端子群および高低差補償部を備えた状態で、前記配向膜の膜面を前記ラビングローラにてラビングする。

【0022】従って、本発明によれば、ラビングローラが透明絶縁基板の一端側から他端側へ移動するとき、ラビングローラには、少なくともそのラビングの開始位置においては、各外部接続端子群の上を通る部分および高低差補償部の上を通る部分が生じる。両部分は、透明絶縁基板からの高さの違いが、高低差補償部を設けない従来の配向処理方法に比べ、小さくされているため、有効表示領域上を通る際のラビングローラの表面状態（起毛布の毛先の密度、方向性、磨耗状態など）は外部接続端子または高低差補償部を通ったかによらずほぼ均一になる。表面状態が均一なラビングローラでラビングされた配向膜の配向性は均一になる。また、ラビングローラが透明絶縁基板の一端側から他端側へ移動するとき、ラビングローラと透明絶縁基板との間には静電気が発生する。しかし、高低差補償部が配置されているため、前記静電気による帯電状態は、各外部接続端子群の部分と高低差補償部の部分とで均一になり、配向膜の配向性も均一になる。その結果、配向膜の全面にわたって均一な配向性をもたせることができる。

【0023】次に、請求項2に記載の配向処理方法は、請求項1に記載の配向処理方法において、前記並列的に配置された各外部接続端子群を分割する線にて、少なく

とも前記有効表示領域側の各透明電極と各外部接続端子とを所定の長さ分だけ、有効表示領域の外側へ折り返しした状態に形成された折り返し端子部分を備える。当該折り返し端子部分の縁部を構成する各透明電極の膜厚、端子幅、端子間隔はそれぞれ、有効表示領域の各透明電極の膜厚、端子幅、端子間隔と同一である。そして、折り返し端子部分を備えた状態で、前記配向膜の膜面を前記ラビングローラにてラビングする。

【0024】従って、本発明によれば、ラビングローラが透明絶縁基板の一端側から他端側へ移動するとき、有効表示領域上を通るラビングローラの部分は全て折り返し端子部分を通るため、その部分におけるラビングローラの表面状態は均一になる。折り返し端子部分の縁部を構成する各透明電極の膜厚、端子幅、端子間隔はそれぞれ、有効表示領域における各透明電極のそれと同じになっている。そして、ラビングローラは、折り返し端子部分上をラビングした後に、有効表示領域の配向膜をラビングする。そのため、折り返し端子部分上をラビングした時点のラビングローラの表面状態のまま、引き続き、有効表示領域の配向膜がラビングされる。従って、本発明によれば、請求項1に記載の発明の効果をさらに高めることができる。

【0025】そして請求項3に記載の本発明では、請求項2に記載の配向処理方法において、前記高低差補償部が、前記折り返し端子部分の縁部として構成している。すなわち、前述の請求項2に掛かる配向処理方法で説明したように、折り返し端子部分の縁部を構成する各透明電極は、その膜厚、端子幅、端子間隔はそれぞれ、有効表示領域における各透明電極のそれと同じになっているため、この縁部（或はここよりも手前）からラビングを開始すれば、この縁部は前記高低差補償部の要件を満たすことになり、実験をした所、良好な配向性をもたせることができた。従って、請求項3に記載の配向処理方法によれば、折り返し部分を形成するだけで、良好な配向性をもたせることができる。なお、これは更に、この縁部とは異なる高低差補償部を設ける必要がないという意味ではない。この態様に加えて別の高低差補償部を配置しても、勿論よく、更に配向処理の結果を向上させることが期待できる。

【0026】次に、請求項4に記載の配向処理方法は、請求項1または2に記載の配向処理方法において、高低差補償部が、外部接続端子群の間隔部分に形成され、その材質、膜厚、端子幅、端子間隔をそれぞれ、前記外部接続端子の材質、膜厚、端子幅、端子間隔と同一なダミー端子として構成している。

【0027】従って、本発明によれば、有効表示領域上を通るラビングローラの部分は、各外部接続端子と、外部接続端子と材質、膜厚、端子幅、端子間隔が同一のダミー端子の上を通るため、その部分におけるラビングロ

ーラの表面状態は完全に均一になる。その結果、本発明によれば、請求項1に記載の発明の効果をさらに高めることが可能になり、配向膜の全面にわたって均一な配向性をもたせることができる。なお、請求項4は請求項3を引用していないが、これは高低差補償部の記載上の混同を避けたに過ぎず、請求項3に記載の高低差補償部と、請求項4に記載のダミー端子として構成された高低差補償部を併用しても勿論、構わない。

【0028】また次に、請求項5に記載の配向処理方法は、請求項1～4のいずれか1項に記載の配向処理方法において、前記透明電極と前記配向膜との間に形成された絶縁膜を備え、前記透明絶縁基板における前記有効表示領域以外の部分には、アライメントマークと第1および第2のテストパターンとが配置されている。アライメントマークは、前記透明絶縁基板と相対向する透明絶縁基板とを重ね合わせる際の位置合わせに用いる。絶縁膜の品質管理用の第1のテストパターンは、前記絶縁膜と同一材質で同一工程にて形成されている。配向膜の品質管理用の第2のテストパターンは、前記配向膜と同一材質で同一工程にて形成されている。そして、前記アライメントマークと第1および第2のテストパターンとは、前記ラビングローラにて配向膜の膜面をラビングする際に、有効表示領域上を通るラビングローラの部分が、アライメントマークと第1および第2のテストパターンとの上を通らないような位置に配置されている。

【0029】従って、本発明によれば、有効表示領域上を通るラビングローラの部分には、アライメントマークと第1および第2のテストパターンに起因する表面状態の不均一性が生じることはなく、配向膜の全面にわたって均一な配向性をもたせることができる。

【0030】また次に、請求項6に記載の配向処理方法は、請求項1～5のいずれか1項に記載の配向処理方法において、外部接続端子の品質管理用のテストパターンとして、前記外部接続端子と材質、膜厚、端子幅、端子間隔が同一の各端子から成る第3のテストパターンを備えた透明絶縁基板を用いる。この第3のテストパターンが、前記透明絶縁基板における前記有効表示領域以外の部分に配置されている。当該第3のテストパターンは、その長さは、対応する有効表示領域の幅以上にされ、その方向が前記有効表示領域の縁部と平行に配置され、その各端子は、各外部接続端子の延長上に合致する位置に配置されている。

【0031】従って、本発明によれば、有効表示領域上を通るラビングローラの部分は全て第3のテストパターン上を通ることになる。そして、第3のテストパターンの各端子は、各外部接続端子および前記各ダミー端子の延長上に合致する位置に配置されているので、第3のテストパターンの端子に起因して配向膜の配向性が不均一になることがない。

【0032】そしてこれに加え、第3のテストパターン

10

20

30

40

50



は、各前記高低差補償部の延長上に合致しつつ、各端子と透明絶縁基板との高低差を補償するテストパターン補償部を備えている。従って、有効表示領域上を通るラビングローラの部分におけるラビングローラの表面状態は、第3のテストパターンの端子部分を通るにせよ、テストパターン補償部を通るにせよ、ほぼ均一になる。

【0033】この結果、外部接続端子の品質管理用の検査を行なうことが可能であるにも拘わらず、配向膜の全面にわたって均一な配向性をもたせることができる。

【0034】

【発明の実施の形態】以下、本発明を具体化した各実施形態を図面と共に説明する。尚、各実施形態において、図12に示した従来の形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0035】（第1実施形態）以下、本発明を具体化した第1実施形態を図面と共に説明する。図3は、本実施形態の液晶表示素子の断面図である。単純マトリックス方式の液晶表示素子11は、相対向する2枚の透明絶縁基板12、101の間に例えば反強誘電性の液晶層13が封入されて構成されている。

【0036】各基板12、101の内表面には複数条の透明電極102がストライプ状に形成され、各基板12、101を相対向させた状態において、各基板12、101に形成された透明電極102はそれぞれ直交するように配置されている。基板12の有効表示領域104上には、基板101と同様に、各透明電極102を覆うように絶縁膜105が形成され、その絶縁膜105上には配向膜106が形成されている。基板12において、有効表示領域104の周縁部の絶縁膜105上にはシール部材15が形成されている。基板101の配向膜106上には、ストライプ状の各透明電極102間に対応する位置に線状の各隔壁部材14が形成されている。

【0037】そして、各基板12、101の有効表示領域104は、各隔壁部材14を介して互いに接続固定される。各隔壁部材14は、各基板12、101間に液晶層13を封入するためのセルギャップを設けるために用いられると共に、液晶表示素子11の交流駆動時に発生する各基板12、101の振動を減少させ、外部から各基板12、101に圧力が加わった場合に液晶層13の配向が乱れるのを防止するために設けられている。

【0038】また、各基板12、101の有効表示領域104の周縁部は、シール部材15を介して互いに接続固定されている。シール部材15は、各基板12、101間から液晶層13が漏出するのを防ぐために設けられている。図1(a)は、本実施形態における透明絶縁基板101の配向処理方法を説明するための平面図である。図1(b)は、図1(a)における基板101上の部分Aの拡大図である。

【0039】各外部接続端子群102b間と、並列的に配置された各外部接続端子群102bの両外側とは、

透明電極102から成る複数条のダミー端子21が配置されている。各ダミー端子21の膜厚は各外部接続端子102aの膜厚と同じであり、各ダミー端子21の端子幅および端子間隔は、各外部接続端子102aのパターン形状に応じて、各外部接続端子102aのそれと同一に設定されている。つまり、本実施形態においては、図12に示す従来の形態におけるスペース部分（間隔部分）Sに対応する箇所に、外部接続端子102aと同一パターン形状のダミー端子21が設けられている。

10 【0040】また、基板101上に形成されたアライメントマーク107aおよび各テストパターン105a、106aは、後述するようにラビングローラRBにて配向処理を施す際に、有効表示領域104上を通るラビング布RBbの部分が、アライメントマーク107aおよび各テストパターン105a、106aの上を通らないような位置に配置されている。

【0041】図2(a)は、透明絶縁基板12の配向処理方法を説明するための平面図である。図2(b)は、図2(a)における基板12上の部分Aの拡大図である。基板12においても、基板101と同様に、各外部接続端子群102b間と、並列的に配置された各外部接続端子群102bの両外側とは、複数条のダミー端子21が配置されている。

【0042】また、基板12の端部における有効表示領域104以外の部分には、基板101のアライメントマーク107aに対応する位置に、アライメントマーク107bが配置されている。そして、基板12上に形成されたアライメントマーク107bおよび各テストパターン105a、106aは、後述するようにラビングローラRBにて配向処理を施す際に、有効表示領域104上を通るラビング布RBbの部分が、アライメントマーク107bおよび各テストパターン105a、106aの上を通らないような位置に配置されている。

【0043】次に、上記のように構成された液晶表示素子11の製造工程を、図4に示すフローチャートに沿って説明する。まず、各基板12、101上にそれぞれ、透明電極102、絶縁膜105、配向膜106を形成する。各基板12、101にはガラス基板または石英基板などを用いる。透明電極102にはITO (Indium Tin Oxide) 膜または酸化スズ膜などを用い、その成膜にはPVD (Physical Vapor Deposition) 法を用い、当該膜を各基板12、101の全面に成膜した後にフォトリソ法にて所望の形状にパターンニングする。絶縁膜105には酸化タンタル膜などを用いる。配向膜106にはポリイミド系樹脂膜などを用いる。ここで、透明電極102の形成時には、各外部接続端子102aおよびダミー端子21も同時に形成する。また、透明電極102と同一材質で同一工程にて各アライメントマーク107a、107bを形成し、絶縁膜105と同一材質で同一工程にてテストパターン105aを形成し、配向

膜 106 と同一材質で同一工程にてテストパターン 106a を形成する。

【0044】次に、隔壁形成工程において、基板 101 の配向膜 106 上にアクリル系樹脂膜などをスピンコート法を用いて所定の膜厚に成膜し、その膜をフォトリソグラフィ技術を用いてパターンニングすることにより、隔壁部材 14 を形成する。そして、ラビング工程において、各基板 12, 101 にそれぞれ液晶分子配向用の配向処理を施す。

【0045】すなわち、図 1 (a) に示すように、ラビングローラ RB のラビング布 RBb を基板 101 に対して所定の接触圧で接触させた状態で、ラビングローラ RB をその移動方向 X とは例えば逆方向 Y (Y 方向に限らない。以下同じ。) に回転させながら、基板 101 の一端側から他端側へ移動させることにより、配向膜 106 の膜面をラビングローラ RB により一方向にラビングする。ここで、ラビングローラ RB の軸 RBa は、ストライプ状に形成された各透明電極 102 と直交するように配置された状態で移動される。そのため、配向膜 106 のラビング方向 (矢印 x) は、ラビングローラ RB の軸 RBa に対して直交すると共に、ストライプ状に形成された各透明電極 102 と平行になる。

【0046】また、図 2 (a) に示すように、ラビングローラ RB のラビング布 RBb を基板 12 に対して所定の接触圧で接触させた状態で、ラビングローラ RB をその移動方向 x とは例えば逆方向 y に回転させながら、基板 12 の一端側から他端側へ移動させることにより、配向膜 106 の膜面をラビングローラ RB により一方向にラビングする。ここで、ラビングローラ RB の軸 RBa は、ストライプ状に形成された各透明電極 102 と平行に配置された状態で移動される。そのため、配向膜 106 のラビング方向 (矢印 x) は、ラビングローラ RB の軸 RBa に対して直交すると共に、ストライプ状に形成された各透明電極 102 と直交する。

【0047】尚、各基板 12, 101 の配向膜 106 のラビング方向 (矢印 X, x) は、各基板 12, 101 を重ね合わせた状態で、反対方向になるように設定する。ラビングローラ RB が各基板 12, 101 の一端側から他端側へ移動するとき、ラビング布 RBb には、各外部接続端子群 102b, 各ダミー端子 21, 各アライメントマーク 107b, 107a および各テストパターン 105a, 106a のそれぞれの上を通る部分が生じる。

【0048】しかし、基板 101 の有効表示領域 104 上を通るラビング布 RBb の部分は、外部接続端子 102a と、外部接続端子 102a と同一材質で同一パターン形状のダミー端子 21 との上を通るため、その部分におけるラビング布 RBb の表面状態 (起毛布の毛先の密度、方向性、磨耗状態など) は完全に均一になる。

【0049】また、各基板 12, 101 上に形成された各アライメントマーク 107b, 107a および各テ

ストパターン 105a, 106a は、有効表示領域 104 上を通るラビング布 RBb の部分が、各アライメントマーク 107a, 107b および各テストパターン 105a, 106a の上を通らないような位置に配置されている。具体的には、ラビングローラ RB の各移動方向 x, X から各基板 12, 101 を見たときに、有効表示領域 104 の外側にアライメントマーク 107a および各テストパターン 105a, 106a が配置されている。従って、各基板 12, 101 の有効表示領域 104 上を通るラビング布 RBb の部分には、各アライメントマーク 107a, 107b および各テストパターン 105a, 106a に起因する表面状態の不均一性が生じることはない。

【0050】表面状態が均一なラビング布 RBb でラビングされた配向膜 106 の配向性は均一になるため、各基板 12, 101 の配向膜 106 の配向性も均一になる。また、ラビングローラ RB が各基板 12, 101 の一端側から他端側へ移動するとき、ラビング布 RBb と各基板 12, 101 との間には静電気が発生する。しかし、各外部接続端子群 102b 間と、並列的に配置された各外部接続端子群 102b の両外側とは各ダミー端子 21 が配置されているため、前記静電気による帯電状態は、各外部接続端子群 102b の部分と各ダミー端子 21 の部分とで均一になり、配向膜 106 の配向性も均一になる。

【0051】次に、シール形成工程において、基板 12 の絶縁膜 105 上にエポキシ樹脂などから成るシール部材 15 を印刷する。続く、基板重ね合わせ工程において、各アライメントマーク 107a, 107b にて位置合わせを行った状態で、各基板 12, 101 を隔壁部材 14 およびシール部材 15 を介して重ね合わせる。続いて、シール硬化工程において、各基板 12, 101 に外部から荷重を加えながら加熱することにより、隔壁部材 14 およびシール部材 15 を硬化させ、これらを介して各基板 12, 101 を互いに固定する。次に、基板切断工程において、各基板 12, 101 における有効表示領域 104, 各接続端子群 102b, 各ダミー端子 21 を除く部分を切断して除去する。続いて、液晶注入工程において、各基板 12, 101 間にスメクチック液晶を注入して液晶層 13 を形成することにより、液晶表示素子 11 が完成する。

【0052】以上説明したように、本実施形態の液晶表示素子 11 によれば、各基板 12, 101 にそれぞれ液晶分子配向用の配向処理を施す際に、各基板 12, 101 の配向膜 106 の全面にわたって均一な配向性をもたせることができる。そのため、液晶表示素子 11 においては、有効表示領域 104 における光学特性が均一になり、表示むらの発生を防止することができる。

【0053】(第 2 実施形態) 次に、本発明を具体化した第 2 実施形態を図面と共に説明する。尚、本実施形態

において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0054】図5(a)は、本実施形態における透明絶縁基板101の配向処理方法を説明するための平面図である。図5(b)は、図5(a)における基板101上の部分Aの拡大図である。図6(a)は、本実施形態における透明絶縁基板12の配向処理方法を説明するための平面図である。図6(b)は、図6(a)における基板12上の部分Aの拡大図である。

【0055】本実施形態においても第1実施形態と同様に、各外部接続端子群102b間と、並列的に配置された各外部接続端子群102bの両外側とは、透明電極102から成る複数条のダミー端子21が配置されている。本実施形態における各外部接続端子102aおよび各ダミー端子21は、第1実施形態におけるそれらよりも外側へ延出され、その延出された各端子102a、21により折り返し端子部分31が形成されている。折り返し端子部分31は、並列的に配置された各外部接続端子群102bを二分するB-B線にて、有効表示領域104側の各透明電極102、各外部接続端子102a、各ダミー端子21の所定の長さ分だけを、有効表示領域104の外側へ折り返した状態に形成されている。そのため、折り返し端子部分31において、各外部接続端子102aから延出された端子102d(折り返し端子部分31の縁部を構成する各透明電極)の膜厚、端子幅、端子間隔は、有効表示領域104における各透明電極102のそれと同じになっている。

【0056】また、本実施形態においても第1実施形態と同様に、各基板12、101上に形成された各アライメントマーク107b、107aおよび各テストパターン105a、106aは、有効表示領域104上を通るラビング布RBbの部分が、各アライメントマーク107a、107bおよび各テストパターン105a、106aの上を通らないような位置に配置されている。

【0057】従って、ラビング工程において、各基板12、101にそれぞれ液晶分子配向用の配向処理を施す際に、ラビングローラRBが各基板12、101の一端側から他端側へ移動するとき、有効表示領域104上を通るラビング布RBbの部分は全て折り返し端子部分31を通るため、その部分におけるラビング布RBbの表面状態は均一になる。

【0058】また、各基板12、101の有効表示領域104上を通るラビング布RBbの部分には、各アライメントマーク107a、107bおよび各テストパターン105a、106aに起因する表面状態の不均一性が生じることはない。ここで、折り返し端子部分31の各端子102dの端子幅および端子間隔は、有効表示領域104における各透明電極102のそれと同じになっている。そして、ラビング布RBbは、折り返し端子部分31上をラビングした後に、有効表示領域104上をラ

ビングする。そのため、折り返し端子部分31上をラビングした時点のラビング布RBbの表面状態は、各外部接続端子群102bおよび各ダミー端子21の上をラビングした時点で若干変化するものの、ほぼ同じ表面状態にて、引き続き、有効表示領域104上の配向膜106がラビングされる。従って、本実施形態によれば、第1実施形態よりも、配向膜106の配向性をさらに均一にすることができる。

【0059】そして、基板切断工程において、各基板12、101における有効表示領域104、各接続端子群102b、各ダミー端子21を除く部分を切断して除去するだけでなく、折り返し端子部分31をも切断して除去する。従って、本実施形態において基板切断工程を終えた各基板12、101の形状は、第1実施形態のそれと同じになる。

【0060】尚、本実施形態において、ラビング工程と基板切断工程とを除く各製造工程については、第1実施形態と同じであるので説明を省略する。

(第3実施形態)次に、本発明を具体化した第3実施形態を図面と共に説明する。尚、本実施形態において、第1実施形態と同じ構成部材については符号を等しくしてその詳細な説明を省略する。

【0061】図7(a)は、本実施形態における透明絶縁基板101の配向処理方法を説明するための平面図である。図7(b)は、図7(a)における要部拡大図である。本実施形態においても第1実施形態と同様に、各外部接続端子群102b間と、並列的に配置された各外部接続端子群102bの両外側とは、透明電極102から成る複数条のダミー端子21が配置されている。

【0062】基板101の端部における有効表示領域104以外の部分には、外部接続端子102aの品質管理用のテストパターン102cが配置されている。テストパターン102cは、ストライプ状の各透明電極102から成る各端子102eから構成され、各端子102eは各外部接続端子102aと同一の端子幅および端子間隔で同一工程にて形成されている。また、図7(b)に一点鎖線で示すように、テストパターン102cの各端子102eは、各外部接続端子102aおよび各ダミー端子21の延長上に合致する位置に配置されている。つまり、テストパターン102cは、有効表示領域104の縁部に並列的に配置された各外部接続端子群102bと平行に配置されている。そして、テストパターン102cの長手方向の長さL2は、対応する有効表示領域104の幅L1以上に設定されている。

【0063】また、本実施形態においても第1実施形態と同様に、基板101上に形成されたアライメントマーク107aおよび各テストパターン105a、106aは、有効表示領域104上を通るラビング布RBbの部分が、アライメントマーク107aおよび各テストパターン105a、106aの上を通らないような位置に配

置されている。従って、ラビング工程において、基板 101 に液晶分子配向用の配向処理を施す際に、ラビングローラ RB が基板 101 の一端側から他端側へ移動するとき、有効表示領域 104 上を通るラビング布 RB b の部分は全てテストパターン 102 c を通るため、その部分におけるラビング布 RB b の表面状態は均一になる。

【0064】また、テストパターン 102 c の各端子 102 e は、各外部接続端子 102 a および各ダミー端子 21 の延長上に合致する位置に配置されている。そのため、テストパターン 102 c 上をラビングした時点のラビング布 RB b の表面状態のまま、引き続き、各外部接続端子群 102 b および各ダミー端子 21 の上がラビングされる。従って、基板 101 の一端側から有効表示領域 104 までラビングローラ RB が移動するときに、ラビング布 RB b の表面状態が乱れることはない。

【0065】そして、基板 101 の有効表示領域 104 上を通るラビング布 RB b の部分には、アライメントマーク 107 a および各テストパターン 105 a, 106 a に起因する表面状態の不均一性が生じることはない。その結果、本実施形態によれば、テストパターン 102 c に起因して配向膜 106 の配向性が不均一になるのを防止することが可能になり、配向膜 106 の全面にわたって均一な配向性をもたせることができる。

【0066】尚、本実施形態において、ラビング工程を除く各製造工程については、第 1 実施形態と同じであるので説明を省略する。ところで、本発明は上記各実施形態に限定されるものではなく、以下のように具体化してもよい。

【0067】(1) 単純マトリックス方式の液晶表示素子だけでなく、アクティブマトリックス方式の液晶表示素子に適用する。この場合にも、上記各実施形態と同様の作用および効果を得ることができる。

(2) 隔壁部材 14 を粒状のシリカ等から成るスペーサに置き換える。この場合には、外部から各基板 12, 101 に加わる圧力や、液晶表示素子 11 の交流駆動時に発生する各基板 12, 101 の振動により、液晶層 13 の配向が乱れやすくなる。しかし、粒状のシリカ等から成るスペーサを用いれば、隔壁部材 14 を設けた場合に比べて製造コストを抑えることができる。

【0068】(3) 図 8 に示すように、第 2 実施形態において、折り返し端子部分 31 と各外部接続端子 102 a および各ダミー端子 21 とを切り離した状態にする。このようにしても、第 2 実施形態と同様の作用および効果を得ることができる。

(4) 第 3 実施形態と第 2 実施形態とを併用する。つまり、第 2 実施形態においても、第 3 実施形態と同様のテストパターン 102 c を設ける。このようにすれば、第 2 実施形態においても、テストパターン 102 c に起因して配向膜 106 の配向性に不均一が生じるのを防止することができる。

【0069】(5) 第 1～第 3 実施形態では、本発明の高低差補償部に相当するものとして、間隔部分に形成されたダミー端子 21 を採用したが、これ以外の態様を採用することもできる。この例を図 9～図 11 に示す。

(5-1) 図 9 は、透明絶縁基板上に形成された高低差補償部 21' を示すための拡大図である。本図に示す様にこのダミー端子 21 は、短冊状の部分のみから構成されている。このようにしても各外部接続端子 102 a にラビングローラ RB が接触するときには、ダミー端子 21 との高低差が小さくなるため、ラビング布 RB b の状態がほぼ均一になり、図示しない配向膜 106 に優れた配向性を持たせることができる。なお、短冊状のダミー端子の幅、間隔、厚さは、外部接続端子 102 a の幅、間隔、厚さと同一にするのが望ましい。この内、厚さを同一にすれば、前述の高低差は零となる。

【0070】(5-2) 図 10 では、ダミー端子 21 に代え、高低差補償部 21' をドット状に構成されている。このようにしても各外部接続端子 102 a にラビングローラ RB が接触するときには、高低差補償部 21' との高低差が小さいため、ラビング布 RB b の状態がほぼ均一になり、配向膜 106 に優れた配向性を持たせることができる。

【0071】(5-3) 図 11 では、高低差補償部 21' を外部接続端子群 102 b の間隔部分に一面に形成している。このようにしても各外部接続端子 102 a にラビングローラ RB が接触するときには、高低差補償部 21' との高低差が小さくなるため、配向膜 106 に優れた配向性を持たせることができる。

【0072】(6) 図 5、図 6、及び図 8 に示した実施形態において、折り返し部分 31 の縁は、ラビングの開始位置における高低差を小さくしているため、本発明の高低差補償部の要件を満たしている。従って、これらの実施形態においてはダミー端子 21 を廃止しても、良好な配向性をもたせることができる。

【図面の簡単な説明】

【図 1】図 1 (a) は、第 1 実施形態の配向処理方法を説明するための平面図。図 1 (b) は、図 1 (a) における部分 A の拡大図。

【図 2】図 2 (a) は、第 1 実施形態の配向処理方法を説明するための平面図。図 2 (b) は、図 2 (a) における部分 A の拡大図。

【図 3】第 1～第 3 実施形態の液晶表示素子の断面図。

【図 4】第 1～第 3 実施形態の配向処理方法を説明するためのフローチャート。

【図 5】図 5 (a) は、第 2 実施形態の配向処理方法を説明するための平面図。図 5 (b) は、図 5 (a) における部分 A の拡大図。

【図 6】図 6 (a) は、第 2 実施形態の配向処理方法を説明するための平面図。図 6 (b) は、図 6 (a) における部分 A の拡大図。

17

【図 7】図 7 (a) は、第 3 実施形態の配向処理方法を説明するための平面図。図 7 (b) は、図 7 (a) における部分 A の拡大図。

【図8】別の実施形態の配向処理方法を説明するための要部平面図。

【図 9】第 4 の実施形態の配向処理方法にて用いる高低差補償部の態様を説明するための要部平面図。

【図10】第4の実施形態の配向処理方法にて用いる高低差補償部の別態様を説明するための要部平面図。


【図 11】第 4 の実施形態の配向処理方法にて用いる高低差補償部の第 3 の態様を説明するための要部平面図。

【図 1 2】従来の配向処理方法を説明するための平面図。

【符号の説明】

2 1…ダミー一端子      2 1'…高低差補償部      3 1…

【図 1】



18

折り返し端子部分

1 2, 1 0 1…透明絶縁基板      1 0 2…透明電極

1 0 2 a …外部接続端子      1 0 4 …有効表示領域

1 0 5…絶縁膜

106…配向膜  
ラビング布


102b...外部接続端子群  
ーク

105a…第1のテストパターン      106a…第2の  
テストパターン


102c…第3のテストパターン      102e…第3の  
テストパターンの端子

L 1…有効表示領域の幅  
L 2…第 3 のテストパターンの長さ


【図 2】




【図 4】




【図 6】




【图 8】




【図 9】



【図 10】




【図 11】





【図 12】



フロントページの続き

(72)発明者 小浜 武史  
愛知県刈谷市昭和町1丁目1番地 株式会  
社デンソー内